Desain ADC Pipeline 1-Bit/stage Berkonsumsi Daya Rendah dan Berbasis Teknologi CMOS Tertanam dengan Sensor untuk Aplikasi Kamera Kecepatan Tinggi

Afandi, Hamzah and Triawati, Erma and Pertiwi, Atit Desain ADC Pipeline 1-Bit/stage Berkonsumsi Daya Rendah dan Berbasis Teknologi CMOS Tertanam dengan Sensor untuk Aplikasi Kamera Kecepatan Tinggi. Skripsi Program Studi Teknik Mesin. (Submitted)

[img]
Preview
Text
Desain ADC Pipeline 1-Bitstage Berkonsumsi Daya Rendah dan Berbasis_UG.pdf - Submitted Version

Download (18Kb) | Preview

Abstract

Penelitian pengembangan ADC pipeline ini untuk di implementasikan ke dalam kamera kecepatan tinggi yang memiliki spesifikasi kecepatan 80 MSPS,resolusi 8-bit, dan memiliki konsumsi daya kecil, permasalahannya adalah menentukan topologi ADC jenis pipeline yang tepat untuk mengkonversikan 1-pixel analog < 100nS menjadi pixel digital dengan clock konversi <12,5ns dengan teknologi desain AMS 0,35µm CMOS, di mana komponen-komponen pendukung ADC tersebut yaitu : penguat operasional OTA, komparator presisi, saklar kapasitor (SC) dan pembangkit clock non-overlapping serta unit delay D-FF . Kemudian mendesain ADC pipeline untuk 1-stage, 2-stage dan 8-stage dengan menggabungkan komponen-komponen menjadi topologi 1-bit/stage.

Item Type: Article
Uncontrolled Keywords: ADC; CMOS; Kamera;
Subjects: A General Works > AI Indexes (General)
Divisions: Fakultas Teknologi Industri > Program Studi Teknik Mesin
Depositing User: Mr Reza Chandra
Date Deposited: 27 Feb 2014 11:19
Last Modified: 27 Feb 2014 11:19
URI: http://repository.gunadarma.ac.id/id/eprint/499

Actions (login required)

View Item View Item