Similasi dan Analisa Desain Kornparator Presisl Pada ADC Pipeline I-bit/stage dengan Mentor Graphics 0,35

Afandi, Hamzah and Ch2, Erma Triawati (2011) Similasi dan Analisa Desain Kornparator Presisl Pada ADC Pipeline I-bit/stage dengan Mentor Graphics 0,35. Konferensi Nasional Forum Teknik Elektro Indonesia (FORTEI) 2011.

[img]
Preview
Text
Simulasi dan Analisa Desain Komparator Presisi_UG.pdf - Submitted Version

Download (15Mb) | Preview

Abstract

ADC pipeline l-bit/stage meiuerlukan sub ADC yaug teliti dan meniiliki kerepatan tinggi. yaug sesuai adalah komparator presisi vang meiuiliki Vos mendekati sama deugan OV. Pada koinparator presisi ada riga bagian penting yaug hams didesain yaitu blok pre-amp. blok decisiau. clan blok penyangga (buffer).

Item Type: Article
Uncontrolled Keywords: kotuparator presisi;pre-antp; decision; buffer
Subjects: A General Works > AI Indexes (General)
Divisions: Fakultas Ilmu Komputer dan Teknologi Informasi > Program Studi Sistem Komputer
Depositing User: Mr Reza Chandra
Date Deposited: 28 Feb 2014 07:48
Last Modified: 28 Feb 2014 07:48
URI: http://repository.gunadarma.ac.id/id/eprint/988

Actions (login required)

View Item View Item