DESIGN ANALOG TO DIGITAL PIPELINE 8 BITS UNTUK KAMERA KECEPATAN TNGGI DENGAN TEKNOLOGI CMOS

Abstract

Paper ini menggambarkan bagaimana merancang suatu ADC jenis pipeline yang diaplikasikan untuk kamera kecepatan tinggi. Didalam ADC jenis pipeline ini faktor yang terpenting adalah merancang operational amplifier yang mempunyai gain yang cukup tinggi sehingga mampu menjadikan ADC dengan kecepatan mencapai yang diinginkan sesuai kebutuhan aplikasi. Kelebihan jenis ADC pipeline ini adalah sederhana dalam konsep,mudah untuk direalisasikan ke dalam CHIP dan fleksibel untuk ditingkatkan kecepatannya. Untuk Merancang dan mensimulasikan rangkaian ADC pipeline ini digunakan perangkat lunak Mentor Graphics. Pengubah analog ke digital drancang dengan menggunakan teknologi 0,6 µm CMOS dengan total disipasi daya 75,47 mW. Dalam teknik disain rangkaian juga digunakan komparator presisi, penguat operasional, dan management clock. Saklar kapasitor digunakan untuk proses pencuplikan dan pengali tegangan pada tiap stage. Simulasi dihasilkan DNL dan INL dengan nilai 0,75 LSB. Disain pada operasi tegangan 5 Volt DC, ADC menghasilkan SNDR pada 44,86 dB.